刘思远 · Analog Design Engineer

• 面向5G基站射频前端，采用0.18μm SiGe BiCMOS工艺设计低噪声放大器（LNA）：使用Cadence Virtuoso完成原理图与版图，通过SPICE仿真优化输入匹配与噪声性能，实现0.85dB噪声系数、18.5dB增益及-12dBm输入1dB压缩点，流片良率达92%。

• 针对混频器模块线性度与转换增益的权衡，采用Gilbert单元并引入源极退化电感，在Cadence环境下完成全定制版图设计；后仿真实现6.5dB转换增益、+10dBm IIP3及小于-45dBc的LO泄漏，经两次流片迭代满足系统规格。

• 负责射频前端模拟模块的版图布局与信号完整性审查，通过添加屏蔽地环与优化关键差分走线间距，将衬底耦合噪声降低约8dB，确保LNA与混频器级联时增益平坦度保持在±0.3dB以内，助力整体接收链路噪声系数达标。

• 作为项目负责人，在0.18μm BCD工艺下设计带隙基准电压源，采用分段曲率补偿技术抑制温度漂移，将温度系数从典型值10ppm/℃优化至4.2ppm/℃（-40~125℃范围）。

• 使用Cadence Spectre完成全工艺角与蒙特卡洛仿真，确保±3σ工艺波动下温度系数低于5.5ppm/℃，流片后实测良率达97%以上。

• 独立完成从原理图到版图验证全流程，版图面积压缩至0.012mm²，通过DRC/LVS及寄生参数后仿，实测基准电压1.215V，偏差小于0.3%。

• 项目周期10个月，按期交付流片；测试显示电源抑制比（PSRR）在1kHz处达-85dB，静态电流仅12μA，满足高精度ADC/DAC供电需求。

• 编写完整设计文档与测试报告，总结温度补偿算法与版图优化经验，为后续低功耗基准源设计提供可复用的技术参考。

• 作为核心设计成员，基于0.18μm BCD工艺设计峰值电流模式升压转换器，在3.6V输入、5V输出/0.5A负载下实现95.2%峰值效率，输出纹波控制在18mV以内。

• 独立完成Type-III型环路补偿网络设计与建模，通过Cadence Spectre扫频仿真验证，全负载范围相位裕度>65°，负载调整率优于0.5%。

• 使用Altium Designer进行原理图绘制与双层PCB布局，优化功率级走线及反馈路径，经后仿真确认无稳定性风险；配合测试团队完成板级验证，实测效率与仿真偏差<1%。

• 参与系统级行为建模，用Verilog-A构建开关管与误差放大器模型，加速瞬态仿真收敛，将单次仿真时间从8小时缩短至2.5小时，支持多参数快速迭代。

该竞赛作品基于FPGA实现了数字示波器，具备信号采集与显示功能，获得省级一等奖。

该论文设计了一款高精度带隙基准电压源，电路性能稳定，被评为校级优秀毕业论文。