陈启航 · Analog Design Engineer

• 主导T-Corp下一代Ka频段（28/38 GHz）四通道相控阵接收链路的系统定义与晶体管级设计，从LNA到合并器全链路协同优化，在26–32 GHz内将噪声系数压至4.5 dB、OIP3推至+16 dBm，EVM优于-30 dB，满足高阶多流波束赋形要求。

• 提出基于变压器耦合驱动与正交全通滤波器的有源矢量移相器架构，配合宽带低噪声放大器，在5-bit移相精度下将RMS相位误差降至2.8°、RMS增益误差低于0.25 dB，移相器与LNA联合功耗仅32 mW/通道，较原方案降低35%。

• 建立SpectreRF与EMX硅基毫米波联合仿真流程，全波提取并迭代优化LNA输入匹配、移相器级间变压器及关键互连，将通道隔离度提至>45 dB，S11稳定在-14 dB以下，有效抑制通道耦合对波束旁瓣的劣化。

• 引入自适应偏置与混合模式节能策略，根据波束角与接收功率实时调整LNA与移相器状态，在低占空比扫描场景下动态功耗降低42%，增益压缩<0.3 dB@P1dB，确保波束赋形线性度。

• 主导64单元相控阵接收前端原型验证，搭建多通道同步相参平台，通过片内数字校准与波束权重优化，在±60°扫描范围内合成波束3 dB宽度偏差<0.5°、旁瓣<-12 dBc，EIS优于-89 dBm，为下一代毫米波通信终端提供高能效接收方案。

• 面对112G PAM4超长距信道在28 GHz奈奎斯特频率处逾35 dB插损挑战，主导接收前端架构定义，设计三级连续时间线性均衡器与宽带可变增益放大器链，引入T-coil峰化与电感拓展技术，将前端-3 dB带宽提升至34 GHz、均衡动态范围达20 dB，输出眼图高度恢复至280 mV以上。

• 针对多工艺角与温度变化导致均衡特性漂移，基于ADE XL搭建PVT-瞬态噪声-抖动分解仿真平台，识别并消除级间寄生耦合，将112G模式下的确定性抖动由0.72 UI压至0.22 UI，全面满足IEEE 802.3ck链路预算及模板容限。

• 主导56G/112G双模兼容的可重构均衡策略，提出增益曲线平滑切换与偏置自适应校准方案，带领4人团队完成从原理图设计到后仿签核，28 nm CMOS流片实现112G模式前端功耗仅82 mW，较业界同期典型方案降低近20%。

• 与数字CDR及封装团队协同制定阻抗连续性规范与电源抑制指标，通过在片去耦与分区供电将电源噪声引入的随机抖动压至<110 fs rms，助力超大规模数据中心交换机芯片一次性点亮，系统级BER<1e-15验证通过。

• 主导16位500 MSPS流水线ADC核心架构，摒弃传统采保放大器以消除前端失真，设计低噪声开关电容采样网络与高速残差放大级，200 MHz输入下仿真SNDR达75.6 dB、SFDR 92 dBc，功耗较采保架构方案降低约15%。

• 搭建全链路Matlab行为级模型进行动态系统验证，与数字团队联合开发自适应后台校准引擎，实时补偿级间增益误差、电容失配与运放非线性，流片实测ENOB由9.8位提升至12.5位，校准收敛时间<20 µs。

• 针对高频电源噪声与衬底耦合风险，设计片内多级低噪声LDO与深N阱隔离方案，主导Spectre全寄生提取仿真与瞬态噪声分析，版图后仿SNDR仅比前仿恶化1.2 dB，全速运行下PSRR保持>60 dB。

• 制定晶圆级动态参数快速筛选方案，主导ATE测试程序开发与诊断，首样工程批良率92%，芯片成功导入某头部基站设备商下一代数字前端参考设计并获批量订单。

• 承接Sub-6 GHz多模多频段发射链路项目，独立完成系统链路预算、架构定义及版图寄生优化全流程，在单一RF SOI CMOS芯片内集成驱动放大器、可重构低通滤波器与T/R开关，覆盖699 MHz至5.0 GHz共15个以上频段，将外部射频BOM削减约35%。

• 针对5G NR高线性度发射需求，采用ADS负载牵引提取最优匹配阻抗，结合Cadence电磁-电路协同仿真实现片上自适应匹配网络，驱动放大器在3.5 GHz实现+28 dBm饱和输出功率、42%峰值PAE，256QAM调制下EVM<2%，满足3GPP R15 ACLR要求。

• 设计基于开关电容阵列的谐波抑制低通滤波器，通过版图寄生优化将三次谐波以下带外抑制提至>35 dB，通带插入损耗<0.8 dB；在此基础上实现无反射T/R开关，TX模式下收发隔离度>40 dB、插损<0.5 dB，可承受+30 dBm连续波功率。

• 首次流片即达成全部射频指标，无需金属改版，全温区量产测试良率>95%；该发射链路被后续两代平台直接复用，已成为公司终端射频IP库核心构件。

• 依托集团高可靠平台，独立制定宇航级抗辐射模拟IP指标，设计并交付多款带隙基准源与低失调运放，端到端完成Altium Designer原理图、版图寄生提取与测试向量开发，2年内3次流片均一次成功。

• 面向深空总剂量与单粒子效应，提出器件-电路协同抗辐射加固方案，基准源采用衬底隔离与冗余偏置技术，实测抗总剂量能力>300 krad(Si)，LET阈值>75 MeV·cm²/mg，辐照后输出电压漂移<0.1%。

• 设计极低失调抗辐射运放，通过输入级电流注入自调零与对称共质心版图寄生最小化，流片实测输入失调电压<8 µV，0.1 Hz–10 Hz噪声密度60 nV/√Hz，保障星载微弱信号调理精度。

• 主导辐照表征与失效归因，建立覆盖-55 °C~+125 °C的自动化辐照测试向量，定位版图寄生诱发闩锁的薄弱点，加固后闩锁免疫能力数量级提升，IP核通过航天用户单机鉴定试验。

• 面向星载温度传感器微弱信号提取需求，独立完成基于仪表放大器的前端调理链路原理图及全温区/辐射效应仿真，预估噪声密度<12 nV/√Hz、增益误差<0.05%，为流片性能“零意外”提供高置信模型基础。

• 搭建LabVIEW自动化测试平台，集成程控电源与六位半DMM实现多通道自动扫测，将单板验证周期从近4小时压缩至40分钟，测试吞吐量提升约6倍，并借此捕获批次性电阻温漂偏差。

• 承担原型板焊接与模拟链路调试，针对自激振荡重新匹配补偿网络，将阶跃响应建立时间从15 μs优化至1.8 μs，保证航天器采样率下信号建立完整性。

• 协助完成辐照环境下关键参数衰减仿真与实物试验准备，基于分析锁定抗辐射工艺器件的合理工作点，使基准源抗总剂量能力提升至≥100 krad(Si)，支撑项目顺利通过初样评审。

凭借112G SerDes模拟前端低功耗架构突破获得T-Corp内部最高技术奖项

以高性能低功耗运算放大器设计斩获全国一等奖

因流水线ADC产品一次流片成功并被头部客户采用而获颁头部芯片设计公司杰出工程师