陈凌枫 · ARM开发

从零搭建基于ARM Cortex-R5的仪表RTOS底层平台，设计亚毫秒级任务调度与多级中断嵌套，确保CAN/CAN FD多路报文收发和250 μs周期渲染的确定性执行，CPU峰值负载控制在35%以内。

主导实现符合ISO 14229的UDS诊断服务栈，覆盖10/22/2E/19等核心服务及安全访问机制，配套开发产线EOL刷写流程，一次性通过OEM诊断合规审计，支撑百万台级车辆全生命周期售后诊断。

优化多级Bootloader与冷启动时序，重构镜像认证与最小化硬件初始化，将冷启动时间从780 ms压缩至210 ms，满足主机厂“上电即亮”KPI。

重构CAN底层驱动，引入硬件Mailbox过滤链与零拷贝环形DMA，在85%高负载总线工况下将应用层丢帧率从0.5%降至0.01%，根除高速行驶信号偶发性丢失问题。

构建基于Lauterbach与CANoe的驱动自动化回归体系，开发200+硬件在环测试用例，驱动层分支覆盖率达92%，将底层缺陷在集成前拦截率提升约40%。

主导设计基于ARM Cortex-A72多核与Xenomai 3双内核的工业实时Linux平台，重构内核态实时数据通道以统一承载EtherCAT主站与Profinet RT/IRT协议栈，硬实时任务调度抖动≤±20 μs，支撑运动控制器125 μs稳定控制周期。

开发FPGA SoC协同的实时以太网帧预处理加速引擎，将EtherCAT DC同步帧的硬件时间戳处理与转发卸载至可编程逻辑，多轴同步抖动从±150 ns压缩至±40 ns，同步精度满足半导体设备亚微秒级协同需求。

自研Profinet v2.3实时通信子系统，在ARM Linux+Xenomai上实现RT Class 1/2及IRT over TSN原型，32节点线型拓扑下时钟同步精度达±800 ns，驱动产品一次性通过PI一致性认证。

构建基于TTCN-3与硬件在环的协议栈自动化回归验证体系，覆盖1200+实时场景用例，协议栈代码缺陷密度降至0.15/KLOC，回归测试周期由6周缩短至10天。

主导新一代智能家居网关系统软件架构设计，基于ARM Cortex-A72多核与定制Linux，重构多协议接入层与边缘计算框架，使网关并发接入能力提升至500+ Zigbee/Thread子设备，端到端消息路由延迟稳定在15 ms以内。

设计并落地基于ARM TrustZone与OP-TEE的可信执行环境方案，将网关根密钥、设备认证凭据及安全启动链隔离于安全世界，实现从BootROM到应用固件的全链路完整性校验，固件篡改检出率100%。

从零搭建安全OTA基础设施，包括双A/B分区回滚、固件签名验证与增量更新引擎，在窄带家庭网络环境下升级成功率保持99.7%以上，典型固件升级耗时较全量方案缩短40%。

重构Zigbee/Thread协议栈与Linux内核数据通路，通过零拷贝机制与硬件加密卸载，将多协议网关内存占用压缩35%，同时支撑200台设备稳定在线运行超过30天无重启。

撰写系统安全设计规范与威胁模型文档，主导跨团队安全评审与渗透测试修复，推动芯片级安全特性在产品中落地，协助产品通过消费级IoT安全认证。

主导某8核ARM v8-A SoC（4×Cortex-A72+4×Cortex-A53）参考平台BSP从零构建，芯片回片后90天内完成U-Boot移植、Linux 5.15内核适配及关键外设驱动开发，交付首版Yocto BSP基线，支撑5家早期方案商同步启动产品原型。

针对多核异构调试难题，搭建JTAG+KDB/KGDB融合调试环境并沉淀L1/L2 Cache一致性异常定位流程，将典型多核死锁与数据竞争问题平均定位时长从2～3天压缩至4小时内，方法论推广至公司3条芯片产品线。

基于Yocto设计模块化构建流水线，引入分布式编译与增量缓存机制，将完整SDK构建时间从6小时降至70分钟，实现轻量IoT与全功能网关两种镜像的按需生成与夜间持续集成，客户构建采纳率超过90%。

制定U-Boot到Linux的设备树与驱动接口规范，带领团队完成20余项片内外设驱动的标准化开发并向上游提交，使下游客户板级适配工作量平均减少40%以上，板卡启动时间缩短至2.8秒内。

响应头部方案商虚拟化需求，攻克ARM v8-A EL2下多OS并发启动与内存隔离难题，交付基于KVM的Hypervisor级参考实现，协助客户3个月内完成边缘计算网关原型并在国际展会成功演示。

主导将开源EtherCAT主站协议栈移植至ARM Cortex-A9+Xenomai 3硬实时平台，重新设计内核态实时驱动与用户态服务间的零拷贝共享内存通路，将毫秒级周期性任务最大抖动从150 μs压缩至18 μs，满足高精度多轴同步的等时性要求。

深度优化Linux中断底半部与ARMv7 Cache一致性策略，为EtherCAT分布式时钟开发专用Xenomai RTDM驱动，实现128轴应用下DC时钟同步偏差≤85 ns，全工况无同步帧丢包。

创新设计EtherCAT与CC-Link IE双协议融合的软件数据链路层，通过分时复用DPRAM与统一抽象接口，在单一ARM硬件平台实现两种工业总线并发支持，省去独立协议ASIC，物料成本降低约30%。

构建基于Xenomai tracing与高速示波器联动的实时性闭环验证系统，开发200+项自动化回归用例覆盖极限负载、EMI干扰、热插拔等场景，协议栈缺陷收敛周期较人工方式缩短60%，固件一次性通过EtherCAT官方一致性测试。

该项目成果作为集团下一代多轴运动控制平台的统一EtherCAT软件基线，后续承载3条产品线的实时通信需求，累计部署节点超5000台，无关键实时性投诉。

主导某智能家居平台网关的安全启动与OTA系统架构，基于ARM Cortex-A SoC引入TrustZone与OP-TEE可信执行环境，构建从BootROM、ATF、U-Boot到Linux内核的端到端签名验证链，根密钥固化eFuse，消除固件非法替换攻击面。

重构硬件加密引擎（CE）的RSA-3072与AES-GCM加速流程，将安全镜像认证与解密总耗时压缩至1.2秒以内，系统冷启动时间仅增加4%，满足量产级实时性要求。

设计双A/B分区OTA与OP-TEE安全存储协同的回滚防降级机制，支持百万级现网设备零故障远程升级，OTA成功率达99.96%，升级包破解篡改风险降至零。

搭建离线签名服务器与产线安全灌装工具链，实现密钥全生命周期隔离管理，推动网关通过PSA Certified Level 1安全认证，被快速集成至3条主力产品线。