刘若琳 · 自动化设计工程师

• 设计基站功放模块自动化测试系统，针对多射频接口与手动测试耗时问题，独立完成多通道信号调理电路与探针式测试治具，基于LabVIEW开发硬件控制流程，将单模块测试节拍从8 min压缩至5 min，效率提升近40%。

• 主导4类传感器（温度、电流、射频功率、振动）在测试站的集成与信号调理板设计，通过抗干扰布线及滤波参数调试，将传感器采集一致性误差控制在±1.2%以内，为上位机实时判读提供可靠信号源。

• 负责12块多功能采集与控制板卡的板级调试与故障定位，解决3起信号串扰与电源纹波异常，使板卡一次交付合格率达92%，支撑测试系统按期进入小批量试用。

• 搭建基站老化测试工位的可切换负载与接口治具，采用模块化快换托盘设计，将不同机型换线时间从15 min缩短至5 min，单日最大测试机数从48台提升至80台。

• 针对大功率射频信号过冲易损坏端口的问题，设计含限幅保护与差分驱动的信号调理前端，将输入端耐压容限提升至±50 V，该调理模块在连续3个月拷机中实现零失效。

• 在SMT贴片产线升级项目中，主导设计基于STM32F4与FreeRTOS的分布式传感器采集节点，通过CAN总线级联12类设备状态传感器，实现振动、温度、电流等参数的100 Hz同步采样。

• 针对多协议设备集成痛点，为产线控制柜主控板集成双路Modbus RTU及一路CAN接口，编写底层驱动与协议栈适配层，实现PLC、变频器与自研节点在同一总线上数据透传，通信误码率低于10⁻⁴。

• 试运行中发现CAN网络高负载下偶发丢帧，利用RTOS任务调度机制重新规划发送优先级与时间触发策略，将64节点满载丢帧率从3.2%降至0.05%，保障关键告警帧的实时性。

• 输出传感器网络与主控板的硬件设计包（含原理图、PCB Layout、BOM）及嵌入式固件，支撑整线自动化控制系统在两个月内完成联调并稳定运行，产线非计划停机时间同比减少约27%。

• 针对通信模组射频产测工位节拍瓶颈，主导设计集成气动屏蔽箱与探针模组的自动化测试夹具，通过LabVIEW编写时序控制程序实现一键测试，将单模组平均测试时间从42秒压缩至29秒，整体效率提升约30%。

• 为保障射频信号链路在多次插拔中的一致性，基于特征阻抗匹配与串扰仿真优化夹具内部微带线布局与接地设计，使量产阶段射频参数测试Cpk由0.8提升至1.2以上。

• 结合产线MES交互需求，在控制电路中加入气动回路状态反馈与防呆联锁，阻断因气压异常导致的压合不到位问题，上线后夹具导致的误测率从3‰下降至0.5‰以下。

• 独立完成从电路原理图、PCB投板到线缆组件装配的全流程硬件实现，并在两周内交付3套工装样机，支撑该通信产线如期通过客户过程审核。

• 针对AGV车载通信控制模块需求，独立完成基于STM32F4的主控与Wi-Fi/CAN总线器件选型及原理图设计，在4周内交付首批12套工程样机。

• 设计兼容工业AP漫游的双频Wi-Fi模组电路与CAN终端匹配网络，结合仿真优化高速信号布局，使车载模块在仓库多径环境下40 m半径内漫游丢包率≤0.3%。

• 主导模块EMC预兼容设计，通过增加共模扼流圈、优化地层分割与屏蔽罩接地，在整机辐射发射测试中一次性通过EN 55032 Class A限值，未出现重复整改。

• 协同固件与系统工程师完成STM32F4 CAN驱动与通信协议栈调试，定位中断响应延迟及总线错误帧根因，将CAN总线负载率从72%降至45%，实现8台AGV同步调度零超时。

• 独立负责基于ARM Cortex-A与嵌入式Linux的多协议边缘计算网关原型硬件选型及原理图设计，完成RS485、模拟量等底层驱动调试，使网关支持Modbus RTU与两种自定义传感器协议接入，为产线多源数据采集提供统一硬件平台。

• 设计轻量化协议适配与传感器融合中间件，通过多线程任务调度实现3类异质传感器数据实时归一化处理，以MQTT QoS 1协议上传至本地边缘平台，端到端采集延迟控制在180 ms以内，数据丢包率低于0.1%。

• 搭建集成12个传感器节点的验证环境，运行Yocto构建的定制嵌入式Linux系统，连续压测200小时无死机或内存泄漏，节点在线率保持100%，成功通过原型验收并进入小批量试产评估。

• 封装标准传感器接入SDK与协议转换模板，将新增一种RS485传感器协议的集成与联调周期从平均3个工作日压缩至0.5天，为边缘侧多协议快速扩展提供可复用组件。

凭借基于STM32的智能循迹小车设计获得省级二等奖。