陈思睿 · 电路设计

• 参与某5G基站射频前端模块调试，使用矢量网络分析仪完成20+通路S参数测量，定位并解决3处级间匹配失配，将带内增益平坦度从±1.8 dB优化至±0.6 dB。

• 负责板级调试中的精细焊接与改板验证，在新版PA偏置电路样品上更换01005封装阻容并复测，将静态工作点偏移控制在设计值±2%以内。

• 梳理射频前端BOM清单，对比38颗关键元件的交期、成本与替代规格，提出7项国产替代及冗余合并方案，5项被采纳，推动单板物料成本降低约12%。

• 在Altium Designer中维护设计变更记录，完成原理图与PCB封装库ECN同步，协助输出3版工程确认文件，保障打样与调试版本零差异，支撑小批量试产顺利流转。

• 针对工业传感设备需求，设计基于三运放仪表放大器的高精度电桥信号调理电路，利用SPICE进行交流噪声分析与参数扫描，将输入参考噪声仿真值控制在0.9 μV/√Hz以内。

• 独立完成原理图设计与多版迭代，通过蒙特卡洛仿真优化电阻匹配容差，将共模抑制比仿真结果提升至120 dB以上，从设计层面保障微弱信号提取精度。

• 使用Altium Designer完成四层PCB Layout，采用星形接地、模拟与数字分区隔离布局，关键信号走线长度匹配控制在2 mil以内，降低串扰与寄生效应。

• 跟进PCB打样与首板调试，搭建测试环境实测调理后信号有效位数达16 bit，非线性误差低于0.02% FS，验证设计满足工业级采样前端指标要求。

• 独立使用Verilog在Vivado中完成16阶低通FIR滤波器模块的RTL设计与逻辑仿真，通过流水线划分将单周期关键路径压缩至4.5 ns，在目标器件上实现150 MHz可靠时序收敛，逻辑资源占用低于5%。

• 编写MATLAB脚本生成200组扫频测试向量及理论输出，搭建自动化联合验证流程，将Vivado仿真波形与MATLAB结果比对，首轮即实现100%数据一致，无截位误差超限。

• 针对块RAM存储滤波器系数在线重加载需求，设计参数化配置接口并集成轻量级UART命令解析器，将不同频带切换时间从手动重新综合缩短至80 ms内。

• 梳理验证环境使用流程并输出标准化操作文档，交付算法团队后，新数字滤波方案在该平台上的平均调试验证周期由2天缩短至4小时。

• 信号与系统

• 数字信号处理

• 通信原理

• 毕业设计：基于深度学习的图像超分辨率重建（校级优秀毕业论文）

• 获奖：全国大学生电子设计竞赛（广东省二等奖）

基于FPGA设计实时信号处理系统，获省级二等奖。