林振宇 · 通信对抗系统工程师

• 主导搭建基于USRP X310与FPGA加速板的通信对抗信号处理原型平台，完成从基带算法到实时数据流的软硬件协同设计，将信号截获至参数提取的闭环处理延迟压缩至300 μs以内，支撑实验室对抗场景下的闭环验证。

• 设计并实现多通道数字下变频与信道化处理模块，在单FPGA上并行处理4路40 MHz带宽信号，资源占用降低约35%；通过MATLAB与硬件回环测试，验证通道间幅度一致性优于0.2 dB。

• 构建信号分析自动化流程，串联调制识别、符号率估计与频偏校正为实时脚本，手动分析耗时由平均15分钟降至2分钟以内，已在团队推广。

• 协同射频与软件团队完成3次内部对抗演练的系统环试，排查解决10余项软硬件时序与接口适配问题，保障链路72小时连续运行零中断。

• 针对典型压制式干扰，搭建宽带噪声与单音干扰信道模型，独立完成自适应对消方案选型与MATLAB浮点仿真，将干信比容忍上限提升至15 dB。

• 设计基于NLMS变步长策略的实时干扰抑制算法，在收敛时间≤50 µs约束下，经10⁴组蒙特卡洛仿真验证，输出SINR改善均值≥12 dB。

• 编写硬件导向的定点仿真脚本，协同硬件工程师完成算法的FPGA映射，设计接口时序并实施链路闭环测试，模块延迟≤85 µs，资源占用≤25%。

• 主导模块系统集成与抗干扰性能测试，在多径衰落环境下实测误码率由10⁻²降至10⁻⁵以下，交付《自适应干扰抑制模块设计说明书》与测试报告。

• 针对非合作跳频信号侦察中无先验、低信噪比难题，设计基于短时傅里叶变换与时频图形态学处理的盲检测流水线，实现跳变时刻、驻留时间与载频参数的同步提取。

• 使用Python构建从IQ数据流到参数报告的实时处理原型，引入滑动窗与多线程并行机制，在10 MHz带宽、20跳/s场景下，端到端处理延迟控制在80 ms以内。

• 参数估计算法在0~20 dB信噪比范围内，跳频周期估计误差<1%，跳变时刻估计误差<1个采样点，满足常规信号情报系统灵敏度要求。

• 在涵盖5种跳频图案、累计10小时回放数据的测试集上，检测概率达96.3%，虚警率仅2.1%，相比传统信道化能量检测方法虚警率降低约40%。

• 独立完成算法设计、仿真验证与性能分析，毕业设计获评校级优秀；方案与代码被实验室用于后续信号情报预研项目。

学位论文《跳频信号盲检测算法研究》在盲检测理论与方法上取得创新成果，获校级优秀研究生毕业论文奖。

因学年内课程成绩优异、科研产出突出，获校级一等学业奖学金。