李明 · 通信设计工程师
个人总结
拥有近3年通信设计经验,擅长从射频前端到系统级优化的全链路工程实践。独立主导5G NR宏基站射频匹配网络设计,实现PAE达42%、ACLR优于-45 dBc;构建FPGA验证平台,完成OFDM同步与信道估计硬件化,信道估计MSE低至0.03。同时具备无线网络规划与测试能力,通过精准优化将城区覆盖率提升至96%、SINR改善至19 dB。精通射频电路仿真、FPGA数字通信实现及无线网络优化全流程,多次交付量产级与科研级成果。
工作经历
针对某5G NR宏基站项目,独立设计射频前端PA与LNA匹配网络,利用ADS进行谐波平衡与负载牵引仿真,优化后PAE达42%、ACLR低于-45 dBc,并顺利通过量产验证。
主导系统级传导测试,利用VNA对射频链路进行S参数与TDR分析,发现并修正一处阻抗失配,将带内驻波比从1.8降至1.2,整机发射功率提升0.5 dB。
负责5G NR载波聚合(CA)特性验证,搭建Sub-6 GHz双频段测试环境,设计并执行EVM与灵敏度测试方案,使双载波EVM均低于-40 dB,助力产品提前2周通过运营商准入。
建立射频信号完整性测试规范,制定差分线缆与PCB trace的插入损耗限值(≤0.8 dB @ 3.5 GHz),通过VNA批量抽检使产线直通率从92%提升至98%。
参与5G NR 64T64R Massive MIMO模块的射频一致性测试,主导ACLR与杂散发射摸底,通过优化前端滤波器布局,杂散抑制提升6 dB,满足3GPP R17要求。
项目经历
针对OFDM基带验证需求,主导FPGA平台整体架构设计,基于Xilinx Kintex-7实现同步与信道估计模块,采用Verilog开发流水线结构;在100MHz时钟下完成2K点FFT实时处理,同步误差小于1采样点,信道估计MSE低至0.03,支撑后续算法迭代。
设计并硬件化帧同步算法,利用短训练序列自相关实现小于10μs快速捕获,在信噪比-5dB下检测概率大于99%;同时实现整数倍频偏估计,范围达±2子载波间隔,实测误码性能与Matlab浮点模型偏差小于0.2dB。
构建基于AXI4-Stream的模块化验证环境,联合Matlab进行一致性比对,将算法到RTL迭代周期缩短40%;平台支持20MHz带宽LTE-like信号实时解调,EVM优于-25dB,资源占用优化至LUT 65%、BRAM 58%。
针对多径信道设计最小二乘与线性最小均方误差信道估计算法硬件实现,采用时分复用架构,吞吐量达1.2Gbps,在EPA5信道下误码率较理想估计仅恶化0.5dB,交付后用于3篇论文的仿真数据生成。
针对城市主干道LTE弱覆盖区域,组织路测(DT)覆盖里程500公里,识别出25处RSRP低于-110dBm的盲区,通过调整天线机械下倾角与功率参数,使优化区域内平均RSRP提升8dB,覆盖率由82%升至96%。
在密集城区高干扰场景下,开展CQT定点测试120个点,定位模三冲突与邻区配置异常导致的SINR低于5dB问题,协调修改PCI与切换参数,使平均SINR从9dB提升至17dB,用户掉线率下降35%。
基于路测与MR数据联合分析,提出3处新增微站及2副天线挂高调整方案,优化后该路段SINR大于15dB的比例由58%提升至78%,日均流量增长22%。
主导网格级干扰排查专项,结合扫频仪与后台网管确认强干扰源,通过降功率、调整ICIC参数减少同频干扰,使区域内RSRP≥-105dBm且SINR≥12dB的采样点占比从63%提高至85%。
对比优化前后DT/CQT关键指标,平均RSRP由-103dBm改善至-94dBm,平均SINR从11dB提升至19dB,下行速率由28Mbps提升至42Mbps,优化效果通过运营商复测验收。
作为队长,统筹3人团队基于USRP与MATLAB完成支持QPSK/GMSK双模式的SDR收发机,在2.4 GHz频段实现1 Mbps数据速率、误码率低于10⁻⁵,获省级一等奖。
通过MATLAB仿真优化匹配滤波器与帧同步算法,将接收灵敏度提升3 dB,并在20米室内距离内实现稳定无误传输。
自主设计载波频偏估计与补偿模块,在USRP实测中误码率曲线与理论值偏差小于1 dB,验证算法鲁棒性。
编写1200余行MATLAB控制与信号处理代码,实现全双工实时通信演示,并在竞赛答辩中获得评委“工程实现完整”的评价。
教育经历
专业技能
荣誉奖项
在通信类赛题中设计并实现无线数据采集系统,荣获省级一等奖。
示例数据,仅供参考
换个风格试试
挑一个喜欢的风格,一键创建你的简历

















































