陈一鸣 · ate测试工程师

• 主导构建基于V93k平台的SerDes自动化测试框架，用Python重构调度核心，将单次回归测试周期从6小时压缩至3.8小时（效率提升37%），实现夜间无人值守全自动执行与日志归集。

• 针对PAM4/NRZ双模信号特征，开发超过200组可参数化测试向量，覆盖Jitter Tolerance、Eye Margin等12项协议一致性指标，成功捕获3例因时序裕量不足导致的间歇性误码。

• 设计实时数据解析管线，自动从ATE原始采集数据中提取眼高、眼宽等关键特征并生成统计趋势图，使异常波形定位效率提升50%以上。

• 协同设计团队迭代优化测试程序，通过引入温度循环与电压拉偏组合应力，提前暴露2个仅在高低温交变点触发的IO PAD驱动能力薄弱缺陷。

• 编写测试程序使用规范及脚本维护文档，纳入部门新人培训库，使后续批次实习生独立操作上手时间由2周缩短至3天。

• 针对S项目数模混合芯片量产良率长期停滞在92%的困境，从ATE数据平台提取并清洗逾20万条多维参数，运用JMP进行统计过程能力分析与变异源建模，快速识别模拟模块在温度-电压边界组合下的系统性失效特征。

• 主动协同设计与工艺团队开展跨部门定位，通过复现实验与分布对比将根因收敛至ADC参考支路在边界条件下的纹波耦合失效，推动设计端增加抗干扰冗余并优化版图匹配。

• 基于根因开发边界应力增强测试向量与自动化异常筛选脚本，嵌入ATE流程后实现边界缺陷近乎100%拦截，直接助推量产良率在三个月内从92%稳步爬升至97%。

• 针对某消费电子MCU芯片量产前功能验证，主导设计基于LabVIEW与Python混合编程的自动化测试框架，集成程控电源、数字万用表与自制接口板，实现GPIB/串口多仪器并行调度，将单颗芯片全功能测试周期从手工45分钟压缩至8分钟（效率提升82%）。

• 编写Python脚本批量解析Excel用例描述，自动生成LabVIEW可调用的测试序列，参数化覆盖GPIO翻转、ADC采样、PWM输出等12类外设功能，用例复用率超90%，彻底杜绝人工抄录引起的配置错误。

• 建立统一的数据采集与异常捕获机制，测试循环中实时记录各节点电压、时序与寄存器状态，Python后处理脚本自动完成阈值比对与分类统计，输出含Pass/Fail明细和过程波形的PDF报告，使异常分析定位时间缩短70%。

• 针对MCU内置EEPROM写入耗时过长的瓶颈，开发并验证页写轮询加速策略，将单次全容量写入从280秒降至42秒（提速85%），同步优化超时重试逻辑，使该模块测试误报率从12%降至近乎为零。

• 交付的自动化测试工站与标准化报告模板已直接部署至代工厂（CM）产线，支撑3批次合计约2万颗芯片的工程样片筛选，产线认可测试效率较前期提升3倍以上。

• 主修课程：半导体物理与器件、数字集成电路设计、模拟CMOS集成电路设计、Verilog数字系统设计、集成电路工艺原理

• 毕业设计：《基于RISC-V架构的低功耗SoC设计与验证》（校级优秀毕设）

• 获奖：全国大学生集成电路创新创业大赛全国三等奖、电子科技大学“芯梦少年”学术新秀奖

参赛项目为基于ATE的射频前端芯片自动化测试方案，获西南赛区二等奖。

学业成绩突出，专业排名前8%。